Структурная схема запоминающего устройства.

Адресация таких матриц производится параллельно.
Рассмотрим обращение к одному разряду данных. Только при подаче на вход CS уровня 0 (рисунок 6) на выходе управляющих схем буферов чтения и записи может появиться 1. Причем на выходе управления буфером записи 1 появится при 0 на входе W/R, а на выходе управления буфером чтения – при 1 на W/R.

Рисунок 6 - Функции входов CS и W/R

Построение пространства памяти заданного объема ЗУ
Из микросхем SRAM небольшой емкости можно составить память любого заданного объема. Предположим, что в нашем распоряжении есть микросхемы SRAM емкостью 256x4. Необходимо составить память устройства емкостью 1 Кбайт или 1К x 8. Схема 256 x 4 имеет 4 матрицы по 256 ячеек (256 = 28), т.е. схема имеет 8 адресных входов.

Рисунок 7 - Микросхема памяти 256x4

Для того чтобы обеспечить чтение/запись байта информации, надо добавить еще 4 матрицы внешним соединением (т.е. объединить 2 микросхемы).
Получим эквивалентную схему, позволяющую хранить 256 байт информации.
Для построения памяти на 1 Кбайт необходимо 4 таких схемы:
1К = 210; 210 / 28 = 22 = 4.

Рисунок 8 - Получение эквивалентной схемы 256x8

Доступ к такой памяти осуществляется по 10 адресным линиям (1К = 210): непосредственно к схеме подключаются 8 адресных линий, а 2 – к дешифратору, с помощью которого выбирается одно из 4 направлений.

Рисунок 9 - Схема оперативной статической памяти объемом 1Кбайт

Общая схема памяти (рисунок 9) составлена из эквивалентных схем (рисунок 8), исходная микросхема представлена на рисунке 7.


Рисунок 10 – Пояснительная схема работы памяти типа SDRAM
СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ

Справочные материалы по дисциплине «Вычислительная техника и информационные технологии». – СПБ.: Изд-во СПБГУТ им. М.А.Бонч-Бруевича (автор О.Л. Неелова).
Угрюмов Е.П. Цифровая схемотехника / Угрюмов Е.П. – СПб.: БХВ-СПб, 2000.
Крайзмер Л. П. Устройства хранения дискретной информации / Крайзмер Л. П. – М.: Л., 1969.
Википедия, http://ru.wikipedia.org


Википедия, http://ru.wikipedia.org
Википедия, http://ru.wikipedia.org
Крайзмер Л. П. Устройства хранения дискретной информации / Крайзмер Л. П. – М.: Л., 1969.

Справочные материалы по дисциплине «Вычислительная техника и информационные технологии». – СПБ.: Изд-во СПБГУТ им. М.А.Бонч-Бруевича (автор О.Л. Неелова).









3





3



Запоминающее устройство адресного типа состоит из четырех основных блоков: массива элементов памяти (накопитель) - 1, числовая часть – 2, блока адресной выборки (дешифратор адреса) - 3 и блока управления или синхронизации- 4.


Матрица накопителя имеет m строк и n столбцов. На пересечении строки и столбца располагается элемент памяти. Матрица накопителя, имеющая m строк и n столбцов, имеет m·n ячеек памяти.